summaryrefslogtreecommitdiffstats
path: root/llvm/lib/Target/RISCV
ModeNameSize
d---------AsmParser88logstatsplain
-rw-r--r--CMakeLists.txt2766logstatsplain
d---------Disassembler91logstatsplain
d---------GISel577logstatsplain
d---------MCA144logstatsplain
d---------MCTargetDesc1115logstatsplain
-rw-r--r--RISCV.h3482logstatsplain
-rw-r--r--RISCV.td2730logstatsplain
-rw-r--r--RISCVAsmPrinter.cpp39576logstatsplain
-rw-r--r--RISCVCallingConv.td2770logstatsplain
-rw-r--r--RISCVCodeGenPrepare.cpp5785logstatsplain
-rw-r--r--RISCVCombine.td940logstatsplain
-rw-r--r--RISCVDeadRegisterDefinitions.cpp3892logstatsplain
-rw-r--r--RISCVExpandAtomicPseudoInsts.cpp26490logstatsplain
-rw-r--r--RISCVExpandPseudoInsts.cpp22892logstatsplain
-rw-r--r--RISCVFeatures.td61834logstatsplain
-rw-r--r--RISCVFoldMasks.cpp7458logstatsplain
-rw-r--r--RISCVFrameLowering.cpp64619logstatsplain
-rw-r--r--RISCVFrameLowering.h4030logstatsplain
-rw-r--r--RISCVGISel.td7027logstatsplain
-rw-r--r--RISCVGatherScatterLowering.cpp19572logstatsplain
-rw-r--r--RISCVISelDAGToDAG.cpp144239logstatsplain
-rw-r--r--RISCVISelDAGToDAG.h9153logstatsplain
-rw-r--r--RISCVISelLowering.cpp853296logstatsplain
-rw-r--r--RISCVISelLowering.h44960logstatsplain
-rw-r--r--RISCVInsertReadWriteCSR.cpp6124logstatsplain
-rw-r--r--RISCVInsertVSETVLI.cpp59395logstatsplain
-rw-r--r--RISCVInsertWriteVXRM.cpp14364logstatsplain
-rw-r--r--RISCVInstrFormats.td19627logstatsplain
-rw-r--r--RISCVInstrFormatsC.td11000logstatsplain
-rw-r--r--RISCVInstrFormatsV.td8675logstatsplain
-rw-r--r--RISCVInstrGISel.td2121logstatsplain
-rw-r--r--RISCVInstrInfo.cpp135810logstatsplain
-rw-r--r--RISCVInstrInfo.h14628logstatsplain
-rw-r--r--RISCVInstrInfo.td80910logstatsplain
-rw-r--r--RISCVInstrInfoA.td20263logstatsplain
-rw-r--r--RISCVInstrInfoC.td41343logstatsplain
-rw-r--r--RISCVInstrInfoD.td28233logstatsplain
-rw-r--r--RISCVInstrInfoF.td35303logstatsplain
-rw-r--r--RISCVInstrInfoM.td5821logstatsplain
-rw-r--r--RISCVInstrInfoSFB.td11281logstatsplain
-rw-r--r--RISCVInstrInfoV.td77193logstatsplain
-rw-r--r--RISCVInstrInfoVPseudos.td327731logstatsplain
-rw-r--r--RISCVInstrInfoVSDPatterns.td77636logstatsplain
-rw-r--r--RISCVInstrInfoVVLPatterns.td162930logstatsplain
-rw-r--r--RISCVInstrInfoXCV.td30293logstatsplain
-rw-r--r--RISCVInstrInfoXSf.td36401logstatsplain
-rw-r--r--RISCVInstrInfoXTHead.td41858logstatsplain
-rw-r--r--RISCVInstrInfoXVentana.td2039logstatsplain
-rw-r--r--RISCVInstrInfoZa.td11190logstatsplain
-rw-r--r--RISCVInstrInfoZalasr.td2342logstatsplain
-rw-r--r--RISCVInstrInfoZb.td38896logstatsplain
-rw-r--r--RISCVInstrInfoZc.td12547logstatsplain
-rw-r--r--RISCVInstrInfoZcmop.td977logstatsplain
-rw-r--r--RISCVInstrInfoZfa.td10932logstatsplain
-rw-r--r--RISCVInstrInfoZfbfmin.td3966logstatsplain
-rw-r--r--RISCVInstrInfoZfh.td31085logstatsplain
-rw-r--r--RISCVInstrInfoZicbo.td3796logstatsplain
-rw-r--r--RISCVInstrInfoZicfiss.td3045logstatsplain
-rw-r--r--RISCVInstrInfoZicond.td2344logstatsplain
-rw-r--r--RISCVInstrInfoZimop.td3072logstatsplain
-rw-r--r--RISCVInstrInfoZk.td8793logstatsplain
-rw-r--r--RISCVInstrInfoZvfbf.td1426logstatsplain
-rw-r--r--RISCVInstrInfoZvk.td43228logstatsplain
-rw-r--r--RISCVMachineFunctionInfo.cpp1626logstatsplain
-rw-r--r--RISCVMachineFunctionInfo.h6194logstatsplain
-rw-r--r--RISCVMacroFusion.td3314logstatsplain
-rw-r--r--RISCVMakeCompressible.cpp15771logstatsplain
-rw-r--r--RISCVMergeBaseOffset.cpp19834logstatsplain
-rw-r--r--RISCVMoveMerger.cpp8320logstatsplain
-rw-r--r--RISCVOptWInstrs.cpp24826logstatsplain
-rw-r--r--RISCVPostRAExpandPseudoInsts.cpp3641logstatsplain
-rw-r--r--RISCVProcessors.td19438logstatsplain
-rw-r--r--RISCVPushPopOptimizer.cpp5768logstatsplain
-rw-r--r--RISCVRedundantCopyElimination.cpp5823logstatsplain
-rw-r--r--RISCVRegisterInfo.cpp35281logstatsplain
-rw-r--r--RISCVRegisterInfo.h6005logstatsplain
-rw-r--r--RISCVRegisterInfo.td24611logstatsplain
-rw-r--r--RISCVSchedRocket.td9164logstatsplain
-rw-r--r--RISCVSchedSiFive7.td60290logstatsplain
-rw-r--r--RISCVSchedSiFiveP400.td13113logstatsplain
-rw-r--r--RISCVSchedSiFiveP600.td45585logstatsplain
-rw-r--r--RISCVSchedSyntacoreSCR1.td7365logstatsplain
-rw-r--r--RISCVSchedXiangShanNanHu.td9828logstatsplain
-rw-r--r--RISCVSchedule.td13308logstatsplain
-rw-r--r--RISCVScheduleV.td50394logstatsplain
-rw-r--r--RISCVScheduleXSf.td2056logstatsplain
-rw-r--r--RISCVScheduleZb.td4791logstatsplain
-rw-r--r--RISCVSubtarget.cpp7807logstatsplain
-rw-r--r--RISCVSubtarget.h10362logstatsplain
-rw-r--r--RISCVSystemOperands.td15260logstatsplain
-rw-r--r--RISCVTargetMachine.cpp21174logstatsplain
-rw-r--r--RISCVTargetMachine.h2607logstatsplain
-rw-r--r--RISCVTargetObjectFile.cpp6167logstatsplain
-rw-r--r--RISCVTargetObjectFile.h2277logstatsplain
-rw-r--r--RISCVTargetTransformInfo.cpp71186logstatsplain
-rw-r--r--RISCVTargetTransformInfo.h16654logstatsplain
d---------TargetInfo134logstatsplain